超大规模集成电路的创新:我在USC的科研,经历,和生活

Image

作者:成蕙梅

我喜欢工程是从大学的时候开始的。我会把自己想象成读程序的机器然后享受成就感。这样的热情和自信让我选择进入USC Viterbi 工程学院继续深造。在Viterbi我有幸认识了Peter Beerel教授。这些经历让我有机会完成博士学位和成为即将入职苹果的工程师。在这些经历之前,我从来没有想象自己有一天有幸参与设计新型电路希望可以改善现代可移动以及物联网设备。

我进入USC之后第二个学期选修了Beerel教授的异步电路设计课程。Beerel 教授知识非常的渊博而且他的课堂总是充满欢乐和激情。我非常喜欢这个领域并且希望能够深入研究。于是下一个学期我跟着Beerel教授进修他的研究课程。研究课程是一门特殊的课程由USC Viterbi工程学院授予本科和研究生与教授和博士生密切工作的机会。经过这次经历,我发现了自己对研究的兴趣,想要进一步钻研。我相信自己的能力同时也有幸得到了教授和学院的支持。


我们的设计能够大幅度提高电路能量使用效率。我们相信这项设计能够带给现在可携带设备和物联网技术一个积极的影响


我博士的研究方向是超大规模集成电路。超大规模集成电路是一种将大量晶体管组合到单一芯片的集成电路。这种纳米级工艺已经运用在很多现代电子仪器中了。随着摩尔定律的结束,电子量级很难再缩小,市场必须稳定在一个相对固定的纳米级。这使得超大规模集成电路的发展和能量效率的提高更加困难。我的博士课题就在于解决这样一个问题。

我的课题是同步电路的优化。同步电路利用时钟脉冲使其子系统同步运行。所有的子系统需要在每个时钟脉冲内运行完成。同步电路有很多优点,但是现有的同步电路技术很少用到锁存器(latch)。锁存器是一个高效率低功耗的电路元件。在现代电子元件中,他们有着高稳定性以及对工艺和环境的高耐受力。

至少目前锁存器在同步电路中的运用是比较局限的。在我的毕业论文“从触发器到三相锁存器的自动转换”中,我的指导教授和我提出一个全新的设计思路能够实现锁存器在同步电路中的安全高效使用。我们的设计能够大幅度提高电路能量使用效率。我们相信这项设计能够带给现在可携带设备和物联网技术一个积极的影响。我相信我们的课题能够激发更多领域的创新。

如果有学生对超大规模集成电路感兴趣,我会建议他们先修习一些基础课程全面了解这个领域并培养兴趣。这些课程包括计算机架构 (EE 457),(EE 477EE 577AEE 577B),测试(EE 658)和验证(EE 580)。对于USC Viterbi工程学院的学生而言,我非常推荐进修Beerel教授的课程。他有非常丰富的英特尔工作经验和创业经历。在他的指导下,我们更加能够学以致用。

最后,我想说说我自己的博士生活。大家会认为博士会遇到很多有难度的研究。但是同时还会遇到其他方面的挑战。从我的经历来看,对我最有挑战的是如何向专家们展示我们科研的重要性。在我们发表论文的这段时间,我们收到了很多质疑。幸运的是,我的导师给了我很多的支持和帮助。他相信我也相信我们的研究是有价值的。我们需要做的只是去更好的展示这个价值。他的鼓励一直激励着我。博士的经历也锻炼了我的抗压性和解决问题的能力。生活不是一帆风顺的。博士的锻炼教会我用高情商去面对遇到的困难。

我希望准备入学或者考虑入学博士的学生,能够保持快乐心胸开阔。博士生活也许不那么容易但一定会收获颇丰。我们需要学习如果去平衡科研,学习和个人生活。USC Viterbi工程学院是一个温馨和团结的集体。他能提供给所有学生选择课程的自由,各种各样的科研课题,和丰富多彩的课外活动。最后也是最重要的,享受这个美妙的时刻。

成蕙梅 (右边第二个),她的导师Peter Beerel教授(前排中间)和USC异步电路CAD/VLSI研究组

成蕙梅于上个月完成了她的毕业答辩“从触发器到三相锁存器的自动转换”。她毕业于Ming Hsieh电子计算工程学院,Peter Beerel教授的异步电路(Asynchronous CAD/VLSI)组。这个月,她将要开始在加州苹果公司的CPU工程师的工作。

Share this Post